CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .51 .52 .53 .54 .55 33356.57 .58 .59 .60 .61 ... 33646 »
  1. qpsk_module

    2下载:
  2. 采用Verilog语言编写了一个qpsk调制的程序-Verilog language using a modulation process qpsk
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-06
    • 文件大小:311.14kb
    • 提供者:inves
  1. hdlc

    2下载:
  2. HDLC协议控制器,用FPGA实现的verilog源代码-HDLC protocol controller, implemented with FPGA verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.78mb
    • 提供者:杜征宇
  1. fsk

    2下载:
  2. 过零检测法设计了一种FSK数字解调器,实现了对FSK数字调制信号的解调,达到了解调的目的-Zero-crossing detection method designed a digital FSK demodulator is realized on the demodulation of FSK digital modulation signals, to understand the purpose of transfer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:633byte
    • 提供者:朱伟
  1. 1553B

    2下载:
  2. 1553协议控制, 1553协议控制-1553协议控制
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:31.31kb
    • 提供者:jf
  1. BER_examination

    2下载:
  2. 基于FPGA的伪随机序列误码率检测,包括随机序列的发生,随机序列的接收统计。-FPGA-based pseudo-random sequence of bit error rate testing, including the occurrence of random sequence, random sequence to receive statistics.
  3. 所属分类:VHDL编程

    • 发布日期:2013-04-08
    • 文件大小:488.46kb
    • 提供者:wlq
  1. wallace

    2下载:
  2. wallace tree 用于16位乘法器的verilog 的 wallace tree代码 -wallace tree verilog file. 16bit wallace tree adder.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.73kb
    • 提供者:Zachary
  1. DDR SDRAM Design Tutorials

    2下载:
  2. Altera公司的基于NIOSII设计DDR和DDR2内存的资料,很有帮助的,-Based on Altera' s DDR and DDR2 memory NIOSII design information, useful,
  3. 所属分类:VHDL编程

    • 发布日期:2013-01-18
    • 文件大小:3.01mb
    • 提供者:iyoung
  1. shuzishizhong

    2下载:
  2. 用verilog语言写的数字时钟程序 芯片是EP2C8Q208C8-Verilog language used to write the digital clock program chip EP2C8Q208C8
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:47.11kb
    • 提供者:王鹏
  1. x86

    2下载:
  2. 一个开源的X86处理器的Verilog代码-Verilog source code for x86
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:107.54kb
    • 提供者:夏峰
  1. interleaver

    2下载:
  2. 交织编码器的verilog代码实现,此外有testbench和波形。-the verilog code for the interleave encoder, with the testbench code and waveform screen print.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:62.97kb
    • 提供者:Yang Jie
  1. SERDES

    2下载:
  2. 基于Verilog的串并转换器的设计与实现,采用两种不同的方案来实现串并和并串转换的功能,并用ISE软件仿真以及chipscope的调试-Verilog-based serial and parallel converter design and implementation of two different programs to achieve the string and and and string conversion functions, and use the ISE softwa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-07-28
    • 文件大小:767kb
    • 提供者:陈凯
  1. fec_encode

    2下载:
  2. 一个有关RS(255,239)编码的代码,这是一个项目工程上的,用时可以自己修改下。-A related RS (255,239) code code, which is a project engineering, can make changes to it with the next.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:5.12kb
    • 提供者:无名
« 1 2 ... .51 .52 .53 .54 .55 33356.57 .58 .59 .60 .61 ... 33646 »
搜珍网 www.dssz.com