资源列表
digital-quadrature-down-converter
- 基于FPGA的数字正交下变频器设计,在ALTERA的DE2开发板上设计一个多相滤波结构数字正交变换器。其中多相滤波模块是最关键模块，该模块将64阶滤波器的系数分成奇偶两路，并通过VHDL常数的方式存储在模块内部。这些常数是通过在MATLAB中调用FDATool，根据滤波器的参数要求来生成的。这些浮点格式的滤波器系数还需要在MATLAB中计算成二进制补码的形式，才可以存储在模块中。-FPGA-based digital quadrature down-converter design, ALTER
pcm
- 码率为1000kb/s，字长为8 位、帧长为128 个字、帧同步码为 EB90EB90H 的PCM 采编器-Rate is 1000kb/s, 8-bit word length, frame length is 128 words, frame synchronization of PCM code EB90H editorial control
DDA
- 是用 vhdl 来实现数控中的数字积分法插补-Vhdl to the NC is the number of points in the interpolation method
LIU
- dda 插补法中 由vhdl 语言来实现-dda interpolation achieved by the vhdl language
adpcm
- 用verilog实现adpcm语音编解码其功能，有测试程序，通过了仿真。-adpcm made by verilog. have been tested.
auto-focus-fpga-
- 基于FPGA的自动聚焦算法，内容还不错，可以拿来参考一下-FPGA-based auto-focus algorithm, the content is also good, could be used to refer to
filter_40MHz
- 数字化中频接收机，用在AD之后的带通滤波器，VERILOG描述，32阶-Digital IF receiver, used in the AD after the bandpass filter, VERILOG descr iption, 32-step
Dac714
- dac714的控制程序，包括spi数据通信，转换控制-dac714 control procedures, including the spi data communications, switching control
Verilog-Round-Robin-Arbiter-Model.tar
- Verilog Round Robin Arbiter Model
EPM7032
- 本文介绍一种用Altera公司的可编程逻辑器件EPM7032，在MAX＋PlusⅡ开发环境下采用VHDL语言以及ByteBlaster在线可编程技术来实现自动交通控制系统的方法。该设计中采用的自顶向下的设计方法同样适用于复杂数字系统的设计。 -VHDL语言以及ByteBlaster在线可编程技术来实现自动交通控制系统的方法。该设计中采用的自顶向下的设计方法同样适用于复杂数字系统的设计。
JPEG_Encode_verilog
- JPEG Encoder，JEPEG编码的Verilog代码-JPEG Encoder, JEPEG coded Verilog code
verilog-encoder
- JPEG的編碼器 使用VERILOG以硬體實現 也使用MODEL模擬驗證-JPEG encoder using the VERILOG hardware implementation is also used to simulate authentication MODEL