CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .74 .75 .76 .77 .78 33379.80 .81 .82 .83 .84 ... 33645 »

  1. tdc-core-master

    2下载：
  2. TDC的HDL实现代码，在SPARTAN6平台上验证过。(The HDL implementation of TDC function, verified in spartan 6 platform.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-22
    • 文件大小：1007616
    • 提供者：dragonxu

  1. 用串口DMA方式接收发送数据

    2下载：
  2. 在STM32板子与电脑串口助手进行通信,用串口的DMA方式,先接收,再发送到PC端,可以连续接收,通过按键一次发送.(In the STM32 board and computer serial assistant for communication, using the serial port DMA way, first receive, and then sent to the PC terminal, you can receive continuously, sent through

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-18
    • 文件大小：2217984
    • 提供者：wisdomM

  1. 基于FPGA的高速并转串程序

    2下载：
  2. 该程序用Verilog语言实现了12.5MHz八位并行转为150MHz串行数据.

  3. 所属分类：VHDL编程

  1. tnn7_code_201212141110

    2下载：
  2. 人脸检测与跟踪是一个重要而活跃的研究领域，它在视频监控、生物特征识别、视频编码等领域有着广泛的应用前景。该项目的目标是在FPGA板上实现实时系统来检测和跟踪人脸。人脸检测算法包括肤色分割和图像滤波。通过计算被检测区域的质心来确定人脸的位置。该算法的软件版本独立实现，并在matlab的静止图像上进行测试。虽然从MATLAB到Verilog的转换没有预期的那样顺利，实验结果证明了实时系统的准确性和有效性，甚至在不同的光线、面部姿态和肤色的条件下也是如此。所有硬件实现的计算都是以最小的计算量实时完成的

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-22
    • 文件大小：63488
    • 提供者：合发

  1. cameralinkin_2_axis

    2下载：
  2. cameralink转axi_stream接口(cameralink to axi_stream)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-25
    • 文件大小：1024
    • 提供者：哈哈圈

  1. fpga

    2下载：
  2. 利用verilog语言实现fpga双口RAM通信代码，PID算法控制电机速度代码，相关仿真测试程序

  3. 所属分类：VHDL编程

  1. 自己动手写CPU

    2下载：
  2. ? Code文件夹 提供了本书每一章涉及的OpenMIPS源代码、测试程序。 ? Tools文件夹 提供了GNU工具链的安装文件，以及一个小工具Bin2Mem.exe，该工具用来将二进制数文件转化为可以用于ModelSim仿真的格式。 ? Doc文件夹 提供了本书使用的一些IP核的说明手册，包括UART控制器、SDRAM控制器、GPIO模块等。还提供了FPGA开发平台DE2的说明手册。(Code folder Provides the OpenMIPS source code and

  3. 所属分类：VHDL/FPGA/Verilog

  1. apb_uart

    2下载：
  2. 带apb接口的uart,带testbench，测试过，可以使用(The uart module with apb interface)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-28
    • 文件大小：3072
    • 提供者：songchao

  1. CSI2TXReferenceDesign

    2下载：
  2. 适用于MIPI-CSI2的并串转换模块，可将RGB、YUV等格式的图像信号转为兼容MIPI数据通道的串行数据信号(It is suitable for the parallel conversion module of MIPI-CSI2, which converts the image signals in RGB, YUV and other formats into serial data signals compatible with MIPI data channels)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-27
    • 文件大小：1292288
    • 提供者：renyaozh

  1. float_2_int.v

    2下载：
  2. 最全的，最简单，32位浮点数转整数，32位整数转浮点数，直接可以移植，已经测试过好用。(The most complete, the simplest, 32 bit floating-point integer, 32 integer floating point number, can be directly transplanted, has been tested, easy to use.)

  3. 所属分类：VHDL/FPGA/Verilog

  1. slave

    2下载：
  2. xilinx Zynq 中的AXI总线 axi slaver模块(AXI bus Axi slaver module in Xilinx Zynq)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-31
    • 文件大小：1024
    • 提供者：wd小强

  1. Xilinx新一代FPGA设计套件Vivado配套资料

    2下载：
  2. verilog经典教程，入门者的必选书籍，非常实用，可以学习到很多的知识(verilog classic tutorial, entry must be books, very practical, you can learn a lot of knowledge)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-01
    • 文件大小：65455104
    • 提供者：echozlx
« 1 2 ... .74 .75 .76 .77 .78 33379.80 .81 .82 .83 .84 ... 33645 »
搜珍网 www.dssz.com