CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .54 .55 .56 .57 .58 32059.60 .61 .62 .63 .64 ... 33646 »
  1. float_multi_module

    1下载:
  2. float_multi_module实现了单精度浮点乘法运算(Float_multi_module implements single precision floating point multiplication.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-12-16
    • 文件大小:1kb
    • 提供者:sisuozheweilai
  1. GAME

    0下载:
  2. 上课的时候无聊,做了一个小型的diy程序,用来实现一个测眼力的实验(配合Nexy3)(a little diy because of bored)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:1kb
    • 提供者:mysd
  1. 02_key_test

    0下载:
  2. FPGA按键与LED的对应点亮,4个按键(The correspondence between the FPGA key and the LED)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:1kb
    • 提供者:ddq01
  1. key_test

    0下载:
  2. fpga的按键程序,实现按键和led的对应点亮。(The key program of FPGA realizes the corresponding lighting between keys and led.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:1kb
    • 提供者:ddq01
  1. class_experiment_elective_5

    3下载:
  2. 写了一个常用的楼梯灯的例程,楼下到楼上依次有 3 个感应灯:灯 1、灯 2、灯 3。当行人上下楼梯时,各个灯感应到后自 动点亮,若在 8s 内感应信号消失,则点亮 8s,若感应信号存在时间超过 8s,则感应信号消 失 4s 后灯自动关闭。 任务 1:做出如上逻辑电路设计并仿真; 任务 2:考虑去抖,对于感应信号到达存在毛刺(小于 0.5s),设计逻辑并剔出。 任务 3:若为节约能源,下一个灯点亮的同时将自动关闭上一个灯,做出如上逻辑设计并仿 真(仅考虑一个人的情况); 任务 4:考
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:1kb
    • 提供者:后天夜间
  1. i2c

    0下载:
  2. zynq iic测试,IIC EEPROM接口测试程序,Xilinx参考设计(zynq iic test,The following example shows adding the I2C EEPROM for the ML507 to it's device tree. The value of 0x050 is the I2C address of the EEPROM.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:1kb
    • 提供者:powerlink
  1. Count_255

    0下载:
  2. 该代码用Verilog语言在Basys2板上实现了255位译码器,编码从SW0~SW7输入,LED灯分时显示译码内容。(The code implements the 255 bit decoder on the Basys2 board with Verilog language, encoding from SW0~SW7 input and LED lamp time to display decoding content.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:1kb
    • 提供者:明日子
  1. spi_master

    0下载:
  2. 用verilog编写的SPI代码,这个代码是FPGA作为主机可以发送和读取数据,上板验证过,我测试的时候SPI的CLK速率是5M,读写都没问题,稳,至于更高的速率没测试过。 下面鬼畜的百度翻译大家就不要看了,我不知道他想表达啥意思~(SPI code written in Verilog, the code is FPGA as the host can send and read data, the upper board verified, when I test the SPI CL
  3. 所属分类:VHDL/FPGA/Verilog

  1. 4位全加器 计数器等程序

    0下载:
  2. EDA仿真工具使用的,进行EDA开发的多个程序; 包括:4位全加器,12分频,128分频,篮球计数秒表(部分),计数器; 可以搭配EDA仿真软件使用,也可以搭配开发板使用;(EDA simulation tools used for EDA development of multiple programs; Including: 4 bit full adder, 12 frequency division, 128 frequency division, basketball cou
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-04
    • 文件大小:1kb
    • 提供者:李云龙777
  1. freq_ctrl

    0下载:
  2. 高精度方波频率计,用于测量方波的平率,精确度达到0.001Hz(High precision square wave frequency meter)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-06
    • 文件大小:1kb
    • 提供者:小吧ui
  1. UART_FPGA

    0下载:
  2. FPGA下的UART串口通信协议及控制器设计(UART serial communication protocol and controller design under FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:1kb
    • 提供者:Dream0
  1. adder

    0下载:
  2. 实现了加法器功能,包含testbench(Implements the adder function)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:1kb
    • 提供者:心向远方93
« 1 2 ... .54 .55 .56 .57 .58 32059.60 .61 .62 .63 .64 ... 33646 »
搜珍网 www.dssz.com