CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .02 .03 .04 .05 .06 4207.08 .09 .10 .11 .12 ... 4323 »
  1. SHA256_SYSTEM

    0下载:
  2. 利用硬件(可编程逻辑器件FPGA)实现密码算法SHA256,在FPGA中嵌入软核NIOSii,在NIOSii上进行软件编程。 硬件EDA工具为ALTERA的Quartus ii,软件IDE为eclipse(嵌在Quartua中)。(The hardware (programmable logic device FPGA) is used to implement the cryptographic algorithm SHA256, and the soft core NIOSii is em
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-09
    • 文件大小:4.21mb
    • 提供者:风@筝
  1. 0FGvMPLlST

    0下载:
  2. 我想要飞的更高扯你扯的蛋都疼了心都慌了但是你还是要20个字(lavifiejflsi laifjl alakdjf)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-09
    • 文件大小:37kb
    • 提供者:王隔壁
  1. 27个FPGA实例源代码

    0下载:
  2. 27个实例代码,AD ,DA,频率计程序与仿真等(27 instance code:AD DA Frequency meter program and simulation)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-09
    • 文件大小:1.22mb
    • 提供者:骆驼驼
  1. 基于FPGA开发的DTMF信号的产生

    2下载:
  2. 用verilog写的,是基于FPGA的开发,已经成功的仿真过。(Written in Verilog, has been simulated.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-09
    • 文件大小:947kb
    • 提供者:阳光1224
  1. Desktop

    0下载:
  2. 实现了3-8译码器的组合逻辑和时序逻辑,正确性已经通过了仿真验证,代码规范(The combined logic and timing logic of the 3-8 decoders are implemented. The correctness has already passed through the simulation verification, the code specification)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-09
    • 文件大小:1kb
    • 提供者:Mickey_l
  1. project_2_10010

    0下载:
  2. 检测的序列10010的一个小程序,用vivado做的(A program for detecting sequence '10010' powered by vivado 2014.4)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-09
    • 文件大小:241kb
    • 提供者:zerouuuu
  1. Examen-SSI-2012

    0下载:
  2. java for beginers to start pascale
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-09
    • 文件大小:64kb
    • 提供者:anassfox
  1. 代码

    0下载:
  2. MD5.h 用于计算机安全领域广泛使用的一种散列函数(MD5.h A hash function widely used in the field of computer security)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-09
    • 文件大小:7kb
    • 提供者:zerone666
  1. spi

    0下载:
  2. 实现spi写功能,读功能,仿真,板级调试都通过验证了。(achieve write function and read function of spi, simulation is verified)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-09
    • 文件大小:1kb
    • 提供者:霍无醉
  1. saomiaojianpan

    0下载:
  2. 用于扫描矩阵键盘,并将扫描到的键盘值用数码管显示(Used to scan the matrix keyboard and display the scanned keyboard value with a digital tube)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-09
    • 文件大小:6.41mb
    • 提供者:cfplhys
  1. 1306151376

    0下载:
  2. example about xilinx example
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-09
    • 文件大小:587kb
    • 提供者:okanijerya
  1. uygulama2 grup c

    0下载:
  2. digital system design example
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-09
    • 文件大小:726kb
    • 提供者:okanijerya
« 1 2 ... .02 .03 .04 .05 .06 4207.08 .09 .10 .11 .12 ... 4323 »
搜珍网 www.dssz.com