资源列表
fm(912)
- 利用altera的FPGA，采用DDS原理实现FM调试，调试系数可改变，并通过DA变换输出，仿真以及下板测试成功-The use altera FPGA, using the DDS principle to achieve FM debugging, debugging coefficient can be changed through DA conversion output, simulation, and the lower plate test is successful
H.264_verilog
- 基于verilog的H.264视频压缩技术的源代码，包括verilog源代码，以及仿真波形文件，希望对大家有用-verilog h.264
hdmi_demo
- 基于verilog的HDMI接口传输的参考设计，希望对大家有用-verilog hdmi reference design
PCIE_DMA_DDR3_verilog_design
- 基于xilinx fpga的pci-e到dma再到ddr3的数据传输完整设计-PCIE_DMA_DDR3 verilog reference design
millisecond_counter
- 基于Spartan6写的fpga秒表，可以在七段译码管上显示，而且用按键来实现秒表的计时开始，停止，累加。而且该项目是移动信息工程学院的课程项目之一，希望对有需要的人有帮助-Fpga based Spartan6 write stopwatch that can be displayed on the seven-segment decoder pipes, and use the keys to achieve the stopwatch start, stop, accumulate. An
Digital_Clock1
- 基于Basys2多功能数字钟 verilog HDL 完整工程文件-Based Basys2 multifunction digital clock verilog HDL complete project file
ml605_PCIe_Gen1_x8_rdf0008_13.2_c
- 基于ML605开发板生成的x8 PCIE验证程序，可在ISE 13.2上正常运行，用户可根据自身需求进行修改-ML605 development board based on the generated x8 PCIE verification process can be run properly in ISE 13.2, the user can modify according to their needs
kc705-pcie-rdf0187-2013.2-c
- 基于KC705开发板的PCIE验证程序，用户在设计开发其他PCIE相关程序时可以参考-PCIE development board based KC705 verification process, users in the design and development of other related procedures can refer PCIE
MAX121_test
- max121，ad采集芯片，spi接口，fpga测试逻辑，verilog语言-max121, ad capture chip, spi interfaces, fpga test logic, verilog language
Tetris_1
- verilog HDL编写的俄罗斯方块程序，包含游戏控制，得分统计，VGA，PS2键盘控制等模块-verilog HDL Tetris program, including game control, Won, VGA, PS2 keyboard control modules
BISS-B---Stimulate_OK
- BISS-B 源代码。包含传感器模式和寄存器模式-BISS-B source code. Includes sensor mode and register mode
Dec_mul
- 时间同步后即可确定每帧数据的起始位置，这样就能完整的截取下每一帧。但是，数据中还带有频偏信息。在常规的通信系统中，多普勒很小仅仅会带来很小的频偏，但是在大多普勒的情况下，频偏将非常大，20马赫的速度将会带来将近34K的频偏。因此，如何很好的纠正频偏即为本系统的难点。 OFDM中，我们将大于子载波间隔倍数的频偏称为整数倍频偏，而将小于一个子载波间隔的频偏称为小数倍频偏。频偏矫正精度只要能保证小于十分之一倍的子载波间隔，频偏就不会对均衡和解调造成影响。本文中我们借鉴这种思想，由于硬件资源限制，我