CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... 54 55 56 57 58 5960 61 62 63 64 ... 4323 »
  1. TEST

    0下载:
  2. 周期测试的FPGA源代码,希望对大家有点作用。-Periodic testing of FPGA source code, we want to little effect.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:608byte
    • 提供者:lin fenbin
  1. pwm

    0下载:
  2. PIC16F4011实现PWM波形,可以直接用-PIC16F4011 PWM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:608byte
    • 提供者:华仔
  1. Frecdiv

    0下载:
  2. Frecuency divisor with 3 bits of variable.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:608byte
    • 提供者:tolima
  1. lfm_ambi

    0下载:
  2. 线性调频信号chirp lfm信号的模糊函数 matlab编写 -Linear frequency modulated signal ambiguity function of the signal of the chirp lfm Matlab prepared
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:608byte
    • 提供者:朱飞亚
  1. ARM_shift_32bits

    0下载:
  2. ARM架构下的32位桶形移位器的verilog源码-32-bit barrel shifter verilog ARM architecture of the source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:608byte
    • 提供者:daniel
  1. crc

    0下载:
  2. 基于verilog的CRC算法-CRC algorithm based on verilog.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:608byte
    • 提供者:mxc
  1. time60

    0下载:
  2. 一个占用资源很少的时钟产生Verilog代码,值得借鉴-A small footprint clock generator Verilog code, is worth learning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:608byte
    • 提供者:wangzao
  1. songer

    0下载:
  2. VHDL语言实现设计音乐功能模块的源代码,-VHDL language implementation design of musical function module source code,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:609byte
    • 提供者:冬茗
  1. data_rom

    0下载:
  2. 正弦波信号发生器 正弦波信号发生器 -sine wave signal generator sine wave signal generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:609byte
    • 提供者:闫普
  1. clk_div_n

    0下载:
  2. 时钟任意分频模块,输入为主时钟和分频数,输出为主时钟/分频数。-Clock divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:609byte
    • 提供者:tmp_tmp_1
  1. VerilogCode_7_segment_decoder

    0下载:
  2. Verilog Code for seven segment decoder for the code to be implemented on Altera DE2 board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:609byte
    • 提供者:Rahul
  1. IIC_RD

    0下载:
  2. 基于FPGA板得方针操作 在数码管显示24c02值-Approach based on FPGA board was operating in the digital display 24c02 value
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:609byte
    • 提供者:poker tim
« 1 2 ... 54 55 56 57 58 5960 61 62 63 64 ... 4323 »
搜珍网 www.dssz.com