CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... 82 83 84 85 86 8788 89 90 91 92 ... 4322 »
  1. RNG

    0下载:
  2. True random generation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:653
    • 提供者:yuvi
  1. VHDL-CPLD

    0下载:
  2. 程序-自动售货机 基于CPLD、FPGA的程序-Program- the vending machine based on CPLD, FPGA program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:653
    • 提供者:孙锁东
  1. state

    0下载:
  2. state detection vhdl code implement
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:653
    • 提供者:Rishabh Bansal
  1. mod_4psk

    0下载:
  2. 利用VHDL语言编写的实现4PSK调制源代码-Using VHDL language achieve 4PSK modulation source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:653
    • 提供者:
  1. LEDWATER

    0下载:
  2. 用verilog hdl 实现LED流水灯实验,能改变间隔周期和循环时间。-led water
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-14
    • 文件大小:653
    • 提供者:hdwahfi
  1. delay

    0下载:
  2. Asm routine for temporisation PIC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:654
    • 提供者:raouia
  1. image_control

    0下载:
  2. NIOSII通过IP核读取CMOS图像传感器在SDRAM中的数据-NIOSII read through the IP core in CMOS image sensor data in SDRAM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:654
    • 提供者:尹长生
  1. i2c

    0下载:
  2. i2c协议来写入存储芯片一些数据,然后再把数据读出来并显示到显示器件-i2c protocol to write some data storage chips, and then the data read out and displayed to the display device
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:654
    • 提供者:陈操
  1. prbs_loop

    0下载:
  2. PRBS生成模块,已经在Xilinx V6上验证,可以在156.25M下跑。-PRBS generation module has been verified on the Xilinx the V6, you can run in 156.25M.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:654
    • 提供者:chenjianfei
  1. ads7822

    0下载:
  2. verilog 编写的ads7822的控制与数据保存,已仿真通过-verilog written ads7822 control and data saved through simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:654
    • 提供者:monica
  1. Adder_Array

    0下载:
  2. 用verilog 实现了一个加法器阵列的计算,32位,位数可以扩展。-Verilog achieved by calculating an adder array 32, the median can be extended.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:654
    • 提供者:蒋帅
  1. pwm16bit

    0下载:
  2. 可以产生16位pwm波,脉宽可调,频率固定,可以作为学习资料。-Can generate 16-bit pwm wave, pulse width adjustable, fixed frequency, can be used as learning materials.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:655
    • 提供者:yaokainan
« 1 2 ... 82 83 84 85 86 8788 89 90 91 92 ... 4322 »
搜珍网 www.dssz.com