CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .27 .28 .29 .30 .31 4132.33 .34 .35 .36 .37 ... 4322 »
  1. ADC_TLC549

    0下载:
  2. TLC549的VHDL驱动源码 已测试通过的TLC549的驱动源码 有转换使能和转换完毕标志-TLC549 the VHDL source code has been test driving the driving source through the TLC549 has converted to energy and the conversion complete flag
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:826
    • 提供者:123
  1. SERIALIZER

    0下载:
  2. The serial bit stream is clocked out of the Parallel-to-Serial converter .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:826
    • 提供者:Nikhil
  1. VideoTimingGen

    0下载:
  2. 详细描述了VGA时序控制,通过仿真是正确的-A detailed descr iption of VGA timing control, simulation is correct
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:826
    • 提供者:liuxin
  1. eda

    1下载:
  2. 用VHDL编的两位BCD加法器用VHDL编的两位BCD加法器
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:825
    • 提供者:王海峰
  1. ldpc_dec

    0下载:
  2. hi i have uploaded the code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:825
    • 提供者:sakthivel.p
  1. SPITX16

    0下载:
  2. 基于状态机的优秀SPI输出程序(以DAC7512为基础,可修改)-VHDL code about SPI
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:825
    • 提供者:颜德飞
  1. Serial_CRC

    0下载:
  2. CRC校验串行实现方法,verilog源码,利用反馈线性移位寄存器的方法,实现简单,适用于串行通信协议中的CRC校验.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:824
    • 提供者:徐亮
  1. d1_dct

    0下载:
  2. FPGA 描述DCT ,希望对大家有用。-the DCT arithetics using fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:824
    • 提供者:Denny
  1. EDAshuzishizhong

    0下载:
  2. 多功能数字时钟课程设计可用的,含手动校时电路,整点报时电路。报时长短需要自己设置程序-digital clock decode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:824
    • 提供者:郝军
  1. lcd_fpga

    0下载:
  2. 在NIOSII环境中应用DE0硬件平台,实现字符在LCD上的显示以及七段译码的字符显示。-Application DE0 NIOSII environment in hardware platform, achieving in the LCD display on the character and the character seven-segment display decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:824
    • 提供者:秦金文
  1. buzzer

    0下载:
  2. verilog 写的V5板子上的蜂鸣器测试代码 可以直接使用 测试过-this is a code applied for buzzer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:824
    • 提供者:谢景磊
  1. disp

    0下载:
  2. 数码管扫描程序,只需送入32BIT的数据,该模块即可控制八位数码管得到相应的显示。-Digital scanner, simply fed 32BIT data, the module can control eight corresponding digital display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:824
    • 提供者:刘洋
« 1 2 ... .27 .28 .29 .30 .31 4132.33 .34 .35 .36 .37 ... 4322 »
搜珍网 www.dssz.com