CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .28 .29 .30 .31 .32 4133.34 .35 .36 .37 .38 ... 4322 »
  1. 10010

    0下载:
  2. Verilog状态机设计-10010序列检测器-Verilog state machine design-10010 Sequence Detector
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:823
    • 提供者:txj
  1. data_scanC

    0下载:
  2. 外接ps2接口的键盘,此模块用于判断键盘按键-Judgement keyboard keys
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:823
    • 提供者:actel
  1. Add_4bits

    0下载:
  2. a code adding 4 bits
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:823
    • 提供者:smile
  1. ABC_100

    0下载:
  2. 此为modelsim在进行逻辑综合时需要使用的abc_100仿真库-Simulation library for Section 14.7.5 abc_100 technology cells.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:823
    • 提供者:
  1. ADC0809

    0下载:
  2. basys 2实现adc0809的控制,基于xilinx的ide。-basys 2 to achieve adc0809 control, based on the xilinx the ide.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:823
    • 提供者:
  1. led_test

    0下载:
  2. 开发板上,用来点亮led灯并且通过按键使灯的亮灭变化的Verilog源码-Development board for lit by led lights and buttons to change the bright lights Verilog source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:823
    • 提供者:李伟
  1. buzz1

    0下载:
  2. 数字电子琴控制器的VERILOG代码,含中文注释.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:822
    • 提供者:yingzi
  1. lowpassfir

    0下载:
  2. Low pass fir filter for ecg signal in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:822
    • 提供者:rohan
  1. jianfa

    0下载:
  2. 用verilog编写的用减法实现除法功能-Prepared using verilog function to perform division by subtraction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:822
    • 提供者:黄林
  1. CIC-FILTER

    0下载:
  2. 有关级联积分梳状滤波器的硬件描述语言,用VHDL编写,共有五级-CIC FILTER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:822
    • 提供者:周春浩
  1. lbq3

    0下载:
  2. 滤波器的verilog代码 主要是对算法的折叠 有原先的4个加法器四个乘法器变成2个加法器两个乘法器-Filter verilog code folding algorithm 4 adder four multipliers into two adders and two multipliers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:822
    • 提供者:chen
  1. ba_ker

    0下载:
  2. 巴克码装到信息内同时将巴克码识别出来,实现帧同步的VHDL设计-Barker code loaded to the information identified while Barker code, VHDL design to achieve frame synchronization
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:822
    • 提供者:张志健
« 1 2 ... .28 .29 .30 .31 .32 4133.34 .35 .36 .37 .38 ... 4322 »
搜珍网 www.dssz.com