CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .57 .58 .59 .60 .61 4262.63 .64 .65 .66 .67 ... 4323 »
  1. light_controller

    0下载:
  2. 用HDL语言编写彩灯控制程序: 用状态机实现一个循环彩灯控制器,该控制器控制红、绿、黄三个发光管循环发亮,要 求红发光管亮2秒,绿发光管亮3秒,黄发光管亮1秒。程序所用时钟的频率为1HZ。-Lantern with HDL language control program: A state machine to achieve a circular lantern controller that controls red, green, yellow three LED lights c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:611byte
    • 提供者:shirley
  1. std_ecl_converter

    0下载:
  2. Std Logic to ECL Logic (IHP technologie)-Std Logic to ECL Logic (IHP technologie)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:611byte
    • 提供者:laz
  1. New-WinRAR-archive

    0下载:
  2. A VHDL code to program a counter from 0-2-A VHDL code to program a counter from 0-255
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:611byte
    • 提供者:wyh104
  1. psubadd8

    0下载:
  2. 4位减法器,可以完成4位数的减法功能,也可以完成更高一层的8位减法器。-4 subtractor, can complete a four-digit subtraction, you can complete a higher level of 8-bit subtractor.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:611byte
    • 提供者:吴晓明
  1. ppm

    0下载:
  2. 实现PPM编码,经测试,准确可用。现在正在调解码器。不久也可以上传。-Implement PPM encoding, tested and accurate available. Now mediate codec. Can also be uploaded soon.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:611byte
    • 提供者:chenbing
  1. MUXER

    0下载:
  2. SHOWS THE SIMPLEST WAY TO CREATE A SIMPLE MUX IN VHDL-SHOWS THE SIMPLEST WAY TO CREATE A SIMPLE MUX IN VHDL...
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:611byte
    • 提供者:Cian
  1. word

    0下载:
  2. 英文显示电路显示0到f 的十六进制计数器-English display circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:611byte
    • 提供者:黄国猛
  1. vga.v

    0下载:
  2. 基于altera公司的maxii epm240t100c5系列的 实现了 vgA接口控制-Based on the the altera Company' s maxii epm240t100c5 series realized vgA interface control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:611byte
    • 提供者:吴延超
  1. jiance1

    0下载:
  2. 3异或条件输出 周期的伪随机数生成器伪随机数 -The XOR output cycle pseudo-random number generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-06
    • 文件大小:611byte
    • 提供者:陈治斌
  1. addercs16.v

    0下载:
  2. 这是自己写的 16 bits carry select adder 的verilog的代码,如果有用fell free to download-It is 16 bits verilog write their own code to carry select adder, if a useful fell free to download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:611byte
    • 提供者:liuyang
  1. CCD_Sim

    1下载:
  2. 用verilog HDL语言编写的面阵CCD相机输出图像程序。-The CCD camera output image process using Verilog HDL language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:611byte
    • 提供者:
  1. TOP

    0下载:
  2. IFFT快速傅里叶逆变换的FPGA实现,IFFT的实现-IFFT fast Fourier inverse transformation of the FPGA implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:611byte
    • 提供者:lzx
« 1 2 ... .57 .58 .59 .60 .61 4262.63 .64 .65 .66 .67 ... 4323 »
搜珍网 www.dssz.com