CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .56 .57 .58 .59 .60 4261.62 .63 .64 .65 .66 ... 4323 »
  1. clkdiv

    0下载:
  2. vhdl实现任意分频,在fpga上测试成功,只需修改一个变量即可实现任意分频-Arbitrary frequency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:613byte
    • 提供者:YSS
  1. light

    0下载:
  2. 用vhdl语言实现交通灯控制,可以用quartus2软件打开并仿真,经本人仿真无误。-Vhdl language used to control traffic lights can be turned on and quartus2 software simulation, simulation accuracy, as I am.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:613byte
    • 提供者:杨帆
  1. 5

    0下载:
  2. 4*4矩阵状态机键盘 是数字电路设计中常用的信号输入法-4* 4 matrix keyboard state machine is commonly used in digital circuit design, signal input method
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:613byte
    • 提供者:jing
  1. lpm_ram

    0下载:
  2. altera LPM_RAM的使用,有简单的程式和模拟结论.大家写的时候可以参考.-altera LPM_RAM the use of a simple programming and simulation findings. we can refer to when writing.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:612byte
    • 提供者:tupeng
  1. iir_pipe1

    0下载:
  2. IIR pipeline VHDL FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:612byte
    • 提供者:任静
  1. sr8

    0下载:
  2. 8bit移位暫存器 隨著CLK觸發 每次將資料依序輸入暫存器 且為FIFO-8bit shift register with the CLK input is triggered each time the data register and the FIFO order
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:612byte
    • 提供者:vdsfvg
  1. siqupwm

    0下载:
  2. PWM的死区控制模块CLK delaywave-PWM control module dead
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:612byte
    • 提供者:徐昇龙
  1. vhdl-program-for-seven-segment-display

    0下载:
  2. seven segment code using vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:612byte
    • 提供者:chhavi
  1. practica1

    0下载:
  2. binary comparator with register
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:612byte
    • 提供者:marsupi55
  1. practic1.vhd

    0下载:
  2. Una pequeñ a practica para iniciar en VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:612byte
    • 提供者:asdrubal07
  1. sin_rising_judge

    0下载:
  2. 这是用vhdl编写的正弦波触发程序,用单片机和fpga做示波器时,可以参考一下这个触发程序。-It is written by vhdl sine trigger when MCU and fpga do oscilloscope, you can refer to the trigger.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:612byte
    • 提供者:殷超
  1. two_fsk1

    0下载:
  2. 基于verilog的2fsk调制的程序,调试通过,有需要可以下载来参考 -Based verilog of 2fsk modulation process, debugging through, there is a need to download reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:612byte
    • 提供者:yangdong
« 1 2 ... .56 .57 .58 .59 .60 4261.62 .63 .64 .65 .66 ... 4323 »
搜珍网 www.dssz.com