CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... 90 91 92 93 94 9596 97 98 99 100 ... 4323 »
  1. 35-inch-TFT_-simple-oscilloscope

    0下载:
  2. 1,本例程为一个简易示波器,可以实时的显示AD采样波形和DA输出波形。 使用要求为EP2C8Q_V2的板子+3.5寸TFT LCD。 2,画面上显示的“DA输出:”下面就是DA输出的波形。 3,画面上显示的“AD输入:”下面就是AD采样的波形。 4,因为性能限制,只能用来学习参考之用。-1, the routine for a simple oscilloscope, real-time display of the AD sample waveform and the DA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-03
    • 文件大小:14.63mb
    • 提供者:ihyni
  1. CoreI2C

    0下载:
  2. Actel公司FPGA fusion系列M1AFS600的I2C实验的FPGA程序和keil环境下C语言程序,程序测试通过。-Actel Corporation FPGA fusion experimental series M1AFS600 the I2C FPGA procedures and keil C language programming environment, the program test.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-02
    • 文件大小:14.6mb
    • 提供者:卫菊梅
  1. NovakodStudio

    0下载:
  2. For all thoses interested in a new language and programming paradigm. This is a complete IDE for programming in the psC - Parallel and synchronous C- Language. This language is a high level replacement for VHDL/verilog.-For all thoses interested in a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-02
    • 文件大小:14.59mb
    • 提供者:Luc
  1. fsk

    0下载:
  2. 使用quartus13.0 搭建的FSK调制解调仿真系统使用了DDS技术和正交相关解调。-Quartus13.0 built using FSK modulation and demodulation simulation system uses DDS technology and quadrature coherent demodulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-03
    • 文件大小:14.58mb
    • 提供者:Dxm
  1. altera

    0下载:
  2. 一个非常好的dc使用书籍 一个非常好的dc使用书籍
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:14.57mb
    • 提供者:王祁远
  1. Verilog

    0下载:
  2. verilog入门资料,里面有很多实例及源码-verilog introductory information, there are many examples and source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-03
    • 文件大小:14.54mb
    • 提供者:Juangshen
  1. 6_14_SOC_SD

    0下载:
  2. SD驱动,xilinx microblaze源码,编译通过,有需要的拿去用-SD source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-03
    • 文件大小:14.54mb
    • 提供者:张晓光
  1. vhdl

    0下载:
  2. 通信系统中,HDB3码使用VHDL语言的仿真,实用性强。-Communication systems, HDB3 code simulation using VHDL language, and practical.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:14.53mb
    • 提供者:肖厦
  1. HDVCSA.tar

    0下载:
  2. Hardware Decompression for Video Compressive Sensing Applications
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-03
    • 文件大小:14.52mb
    • 提供者:Dang Tien Dat
  1. teach

    0下载:
  2. 一个简单的nios系统,让初学者更容易理解nios-A simple nios system, so beginners are easier to understand nios
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-03
    • 文件大小:14.52mb
    • 提供者:李达
  1. FPGA__uart(quartus11.0)

    0下载:
  2. 实现串口调试,也可以实现多个串口,自己建立nios核,多哥串口,带上拉电阻,以用CH340实现RS232通信-VERION verliog,qurttus 11.0 nios:nios_IDE11.0 ,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:14.51mb
    • 提供者:袁明
  1. paobiao

    0下载:
  2. 此上传的是在FPGA的spartan 3e系列开发板上面实现精准到 时、分、秒、百分秒的数字跑表的Verilog源代码。(This is uploaded on the FPGA Spartan 3E series development board to achieve precise time, minute, seconds, 100 seconds of digital stopwatch Verilog source code.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:14.44mb
    • 提供者:木子桶
« 1 2 ... 90 91 92 93 94 9596 97 98 99 100 ... 4323 »
搜珍网 www.dssz.com