CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... 85 86 87 88 89 9091 92 93 94 95 ... 4322 »
  1. decoder_latest.tar

    0下载:
  2. mp3 decoder other language
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:33792
    • 提供者:aprsc7
  1. ss

    0下载:
  2. it is a new describng system for it field
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:124928
    • 提供者:hooman20111
  1. ABencode

    0下载:
  2. FPGA实现增量式光栅尺正交脉冲解码,基于Verilog(FPGA realization of incremental grating ruler orthogonal pulse decoding, based on Verilog)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:4831232
    • 提供者:superzns
  1. FPGA实现SPI接口(包括主机和从机程序) (1)

    0下载:
  2. FPGA实现SPI接口(包括主机和从机程序)(The FPGA to achieve SPI interface (including host and from machine program))
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:251904
    • 提供者:superzns
  1. RS232

    0下载:
  2. 基于altera MAX II,实现与上位机间的rs232串口通信。(Based on Altera MAX II, the RS232 serial communication between the host computer and the host computer is realized)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:130048
    • 提供者:yellowdog
  1. RotaryEncoder

    0下载:
  2. 基于xilinx spartan 3E开发板,通过旋转编码器实现流水灯的左右移动闪烁变换。(Based on the Xilinx Spartan 3E development board, the left and right flicker transformation of the flow lamp is realized by the rotary encoder.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:7168
    • 提供者:yellowdog
  1. lectura

    0下载:
  2. lectu ra para tu puto
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:3468288
    • 提供者:Ninx
  1. UART

    0下载:
  2. Verilog写的UART 协议。可用于FPGA RS232接口实现。(The UART protocol written by Verilog. It can be used for the implementation of the FPGA RS232 interface.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:1024
    • 提供者:Gavin_Wang
  1. FIR

    0下载:
  2. fir滤波器的简单实现,主要用于学习与理解(Simple implementation of the fir filter, mainly for learning and understanding)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-28
    • 文件大小:1024
    • 提供者:未曾走远
  1. clkdiv

    0下载:
  2. 该模块是一个常用的clk分频器;其内部参数可以动态调整!(This module is a common CLK frequency divider; its internal parameters can be dynamically adjusted!)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:944128
    • 提供者:wybingo27
  1. TEXT_TESTING_VAR_SIZED

    0下载:
  2. Banner of a variable moving characters displaying in tv using vga.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:412672
    • 提供者:VannGT
  1. TEXT_TESTING _NATAGOS

    0下载:
  2. Banner of a passing through characters displaying in tv using vga.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:560128
    • 提供者:VannGT
« 1 2 ... 85 86 87 88 89 9091 92 93 94 95 ... 4322 »
搜珍网 www.dssz.com