资源列表
mips-cpu
- 单周期的mips处理器设计，用vhdl语言实现各个模块的功能-Single-cycle mips processor design, using vhdl language functions of each module
MODELSYS
- 用verilog编写的运动自适应去隔行算法 表扩边缘检测 sad最小值编写-Verilog written with motion-adaptive deinterlacing algorithm detects the edge of the table to expand the minimum write sad
5B6B-codec
- verilog hdl实现5B6B编译码（光纤通信线路码型），包含了时钟发生器模块 ，信号源模块 ，编码模块 ，译码模块， 和检错模块，并通过modesim仿真验证。-verilog hdl achieve 5B6B encoding and decoding (code-based fiber-optic communication lines), contains a clock generator module, signal source modules, code modules, d
hi-3593_v-rev-a
- arinc429通信驱动文件，用于429通信-arinc429 communication driver files for 429 communications
NCVerilog_tutorial-chinese
- linux下cadence nc_verilog工具使用教程，中文的，很详细，很适合学习-tool under linux cadence nc_verilog tutorials, Chinese, very detailed, very suitable for learning
digital-lock
- vhdl课程设计电子密码锁的完整可执行程序，最终评为优秀-vhdl program designed electronic locks complete executable program, and ultimately as good
jpeg_mpeg_264_src
- 最完整的jpeg/mpeg4/h.264 verilog hdl 源码集合-The most complete collection of jpeg/mpeg4/h.264 verilog hdl source
MIPSCPU
- 用verilog描述语言实现的MIPS32位单周期CPU。-Verilog descr iption language with the MIPS32-bit CPU.
Spartan-6_LX9_RevB1
- XILNX SPARTAN-6 MICROBOARD FPGA DEMOBOARD FROM AVNET SCHEMATIC
MPEG2_Verilog
- MPEG2视频压缩编码(Verilog实现 Modelsim仿真通过-MPEG2 video coding (Verilog Modelsim simulation to achieve through
quartus_IPcore
- 这15个Quartus的ip核里面有AVR，I2C，sdram，arm，usb，PCI等ipcoure，相信用过ipcore的人都知道这个的重要性，尤其是在NIOS嵌入硬件以提高速度的时候，这些事非常有用的。毕竟这些事人家封装起来的，肯定比自己去编好吧，献给用Quartus的好盆友，希望对你们有用。-free ipcoure
mac
- verilog 实现乘累加器 源代码 以及测试代码 mac.v mac_tb.v-verilog Achieved by the source code and test code accumulator mac.v mac_tb.v