CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .68 .69 .70 .71 .72 32073.74 .75 .76 .77 .78 ... 33646 »
  1. fpgaasm

    0下载:
  2. is61lv25616简单的verilog程序,完成sram读写(`ifdef tAC_10 //if "`define tAC_10 " at beginning,sentences below are compiled)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:1kb
    • 提供者:utopia_xu
  1. pgaasm

    0下载:
  2. is61lv25616简单的verilog程序,完成sram读写 主要是基于FPGA(EP2C8Q208I8)下的SRAM驱动(1lv25616 simple verilog program, complete sram read and w1lv25616 simple verilog program, complete sram read)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:1kb
    • 提供者:utopia_xu
  1. fpgaasm

    0下载:
  2. 6简单的verilog程序,完成sram读写ipcore 是用vhdl写的 但是不连接三态桥(am_IS61LV25616A61LV25616Aam61LV25616AV25616Aam61LV2561)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:1kb
    • 提供者:utopia_xu
  1. disp

    0下载:
  2. 可以计时,显示时间。这个程序使用10MHz的时钟信号转为1Hz和500Hz的信号作为输入,来驱动显示数码管时间的。(You can clock and display time.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-22
    • 文件大小:1kb
    • 提供者:天快亮了
  1. i2c_sel

    0下载:
  2. I2C slave 支持1带多,需要调试是否可用,有问题可以指出。(I2C slave side. Can support more than one band. I have been debugging, sure there is available)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-22
    • 文件大小:1kb
    • 提供者:ryan祥子
  1. asyn_fifo

    0下载:
  2. 该源码包是异步fifo的Verilog语言模型,主要包括2个部分:异步fifo控制模块、测试文件。(The source package is asynchronous FIFO Verilog language model, including 2 main parts: asynchronous FIFO control module, test files.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:1kb
    • 提供者:叶古
  1. syn_fifo

    0下载:
  2. 该源码包是同步fifo的Verilog语言模型,主要包括2个部分:同步fifo控制模块、测试文件。(The source package is a synchronous FIFO Verilog language model, including 2 main parts: synchronous FIFO control module, test files.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:1kb
    • 提供者:叶古
  1. 新建文件夹

    0下载:
  2. Verilog语音,FPGA产生DE,HS,VE信号()
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:1kb
    • 提供者:小麦穗
  1. ModelCPU

    0下载:
  2. 包含模型机设计的框架代码 可手动添加其他相关代码完成各种功能设计(The framework code that contains model machine design can be added manually)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-22
    • 文件大小:1kb
    • 提供者:胡佳华
  1. ADS7946

    1下载:
  2. 关于ADC7946的驱动,使用Verilog语言写的。亲测没有任何问题(The driver module about the ADC7946)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-22
    • 文件大小:1kb
    • 提供者:飞翔田鸡
  1. i2c

    1下载:
  2. 使用verilog语言实现iic协议,可实现多字节读写(Implementation of IIC protocol in Verilog language)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:1kb
    • 提供者:小黑93
  1. ALU

    0下载:
  2. 算术逻辑单元,可以实现加法、减法、比较、移位、与门、或门等功能(arithmetic and logic unit)
  3. 所属分类:VHDL/FPGA/Verilog

« 1 2 ... .68 .69 .70 .71 .72 32073.74 .75 .76 .77 .78 ... 33646 »
搜珍网 www.dssz.com