CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .63 .64 .65 .66 .67 32068.69 .70 .71 .72 .73 ... 33646 »

  1. prj_ex_1

    0下载：
  2. 基本工程写法仿真和方法，经过具体的仿真和优化，发现代码完全可用(The method and simulation of the locking device are simulated and optimized, and the code is found to be fully available)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-28
    • 文件大小：1kb
    • 提供者：宇宇00

  1. GetDistanceI2c

    0下载：
  2. arduino激光雷达测距代码,下载相应library后即可使用(Arduino lidar ranging code)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-24
    • 文件大小：1kb
    • 提供者：....1

  1. cic10_sec5

    0下载：
  2. 抽取因子可调，四级梳状滤波器，在数字下变频中会使用到(The decimation factor is adjustable, and the four stage comb filter is used in digital down conversion)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-17
    • 文件大小：1kb
    • 提供者：helimpopo

  1. XilinxFree.lic

    0下载：
  2. 这是许可在Xilinx Vivado 2015利用免费的IP核生成(This is the license to utilize free IP core generation in Xilinx Vivado 2015)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-27
    • 文件大小：1kb
    • 提供者：haider87

  1. add

    0下载：
  2. 一个用quartus原理图输入的全加器，(A full adder with quartus schematic input,)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-17
    • 文件大小：1kb
    • 提供者：zhangning194

  1. uart

    0下载：
  2. 实现与电脑端串行数据发送与接收，波特率为9600(Realize serial data sending and receiving with the computer terminal)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-27
    • 文件大小：1kb
    • 提供者：hurricanhup

  1. FM

    1下载：
  2. 使用Verilog HDL ，FM调制信号。(Using Verilog, HDL, and FM modulation signals.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-22
    • 文件大小：1kb
    • 提供者：LCG007

  1. float_2_int.v

    2下载：
  2. 最全的，最简单，32位浮点数转整数，32位整数转浮点数，直接可以移植，已经测试过好用。(The most complete, the simplest, 32 bit floating-point integer, 32 integer floating point number, can be directly transplanted, has been tested, easy to use.)

  3. 所属分类：VHDL/FPGA/Verilog

  1. multiplier_TB

    0下载：
  2. multiplier testbench

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-27
    • 文件大小：1kb
    • 提供者：happywater12

  1. fulladder_TB

    0下载：
  2. fulladder test bench

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-28
    • 文件大小：1kb
    • 提供者：happywater12

  1. adder_sub_TB

    0下载：
  2. adder/subtractor testbench

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-28
    • 文件大小：1kb
    • 提供者：happywater12

  1. ad7606

    1下载：
  2. AD7606采集代码，用于verilog 驱动 AD7606 adc SPI 串口方式(AD7606 acquisition code, used for Verilog drive AD7606 ADC SPI serial mode)

  3. 所属分类：VHDL/FPGA/Verilog

« 1 2 ... .63 .64 .65 .66 .67 32068.69 .70 .71 .72 .73 ... 33646 »
搜珍网 www.dssz.com