CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .67 .68 .69 .70 .71 32072.73 .74 .75 .76 .77 ... 33646 »
  1. 4LED

    0下载:
  2. 4LED流水灯程序,可更换频率,采用状态机,低电平有效亮灯,高电平熄灭(4LED water lamp program, you can change the frequency. Using state machine, low level active light, high level extinction)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-18
    • 文件大小:1kb
    • 提供者:柳弦
  1. vga

    0下载:
  2. fpga实现vga显示字符,使用Verilog,需要修改(vga is in the platform of fpga)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:1kb
    • 提供者:TonyTom
  1. mdio

    0下载:
  2. mdio的读写操作实例代码,实例代码为操作phy芯片的流程(the code of mdio,including reading and writing the code of mdio)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:1kb
    • 提供者:bijuan
  1. FPGA-spi

    0下载:
  2. 用于fpga的spi通信,stm32与FPGA之间需要进行spi通信,文件包含接收,发送,以及top层(Spi communication for fpga)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:1kb
    • 提供者:岸边树
  1. uart

    0下载:
  2. UART 功能模块,Verilog,简单实用(UART function module, Verilog, simple and practical)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:1kb
    • 提供者:pwy122
  1. i2s_rx

    1下载:
  2. i2s 音频接收模块,接收双声道数据,适用于i2s左对齐模式(I2S audio receiving module)
  3. 所属分类:VHDL/FPGA/Verilog

  1. uart_rx

    0下载:
  2. uart接收模块 // 波特率:9600 // 数据位:8 // 停止位:1 // 校验位:0(UART receive module Baud rate: 9600 / / / data: 8 / / stop: 1 / / check digit: 0)
  3. 所属分类:VHDL/FPGA/Verilog

  1. uart_tx

    0下载:
  2. // 功能: UART发送模块 // // 波特率:9600 // 数据位:8 // 停止位:1 // 校验位:0(/ / function: UART transmission module / / Baud rate: 9600 / / / data: 8 / / stop: 1 / / check digit: 0)
  3. 所属分类:VHDL/FPGA/Verilog

  1. fifo

    0下载:
  2. 异步FIFO 输入: 16bit 输出:16bit 深度:256(Asynchronous FIFO Input: 16bit Output: 16bit Depth: 256)
  3. 所属分类:VHDL/FPGA/Verilog

  1. sccb_Protocol

    0下载:
  2. 该模块实现了SCCB通信协议的基本时序,经板级调试可用(Implement SCCB communication protocol)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:1kb
    • 提供者:黄小杰
  1. bayer_to_vga

    0下载:
  2. Bayer 视频流转VGA的Verilog实现,经开发板测试可用(Bayer video streaming VGA Verilog implementation, the development board test available)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-30
    • 文件大小:1kb
    • 提供者:黄小杰
  1. comparator

    0下载:
  2. COMPERATOR 2位比较器,含测试(COMPERATOR 2 bit comparator, including testbanch)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:1kb
    • 提供者:sunyp24
« 1 2 ... .67 .68 .69 .70 .71 32072.73 .74 .75 .76 .77 ... 33646 »
搜珍网 www.dssz.com