CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .70 .71 .72 .73 .74 4175.76 .77 .78 .79 .80 ... 4323 »
  1. clock

    0下载:
  2. 数显时钟编码,verilog 代码实现,其中含有测试文件-Digital clock code, verilog code, which contains the test file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:754byte
    • 提供者:张恒
  1. hammingDec

    0下载:
  2. hamming/汉明码的解码代码,在通信中常常用到汉明码-hamming/hamming code decoder code, usually used in communication Hamming Code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:754byte
    • 提供者:leng
  1. gumdisp

    0下载:
  2. gum vending machine implementation in vhdl, state machine implementation,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:754byte
    • 提供者:hatela
  1. shizhong

    0下载:
  2. 时钟程序设计,为用vhdl语言设计编写的电子时钟显示分秒位-Clock programming, vhdl language designed for use in the preparation of accurate digital electronic clock display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:754byte
    • 提供者:llyluya
  1. USB_SLAVE_700AN_RD

    0下载:
  2. 基于verilog 代码的USB2.0同步FIFO读代码-USB2.0 syn FIFO read
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:754byte
    • 提供者:austin
  1. stoplight

    0下载:
  2. VHDL code for a 4 state stop light with police control input
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:753byte
    • 提供者:Davood
  1. RGB_proc

    0下载:
  2. RGB格式Verilog硬件描述语言进行黑白 灰度 反片效果变换源码-RGB format Verilog hardware descr iption language for black and white gray scale anti-film effect transform source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:753byte
    • 提供者:sssy
  1. dieu-che-pwm

    0下载:
  2. ngocanhdkddt3b_ dang tim code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:753byte
    • 提供者:anh
  1. flow_led

    0下载:
  2. xilinx kc705用verilog写的流水灯程序-the program with verilog by kc705 of xilinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:753byte
    • 提供者:
  1. mdc

    0下载:
  2. 实现对MDIO通信接口的MDC主机时钟进行整形,输出占空比50 的时钟方波-MDIO communication interface to achieve the MDC host clock shaping, the output duty cycle of 50 of the clock Fang Bo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:753byte
    • 提供者:nate
  1. mem_datos

    0下载:
  2. Its an 32x32 memory with asynchronous read and sync write
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:752byte
    • 提供者:negro
  1. led_key

    0下载:
  2. LED七段数码管键控显示,通过矩阵键盘控制,-LED nixie tubes keying display,using matrix keyboard controlling
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:752byte
    • 提供者:小乙
« 1 2 ... .70 .71 .72 .73 .74 4175.76 .77 .78 .79 .80 ... 4323 »
搜珍网 www.dssz.com