CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .73 .74 .75 .76 .77 4178.79 .80 .81 .82 .83 ... 4322 »
  1. UniversalRegister

    0下载:
  2. 这种设计是一个普遍的登记册可作为一个简单的存储登记,双向移位寄存器,计数器的行动和反跌。登记册可以载入了一套并行数据输入和模式是由3位输入。-This design is a universal register which can be used as a straightforward storage register, a bi-directional shift register, an up counter and a down counter. The register can be
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:748
    • 提供者:徐礼静
  1. ddspsk

    0下载:
  2. 产生13位barker码,还有2spk信号产生-13-bit barker code, 2spk signal generation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:748
    • 提供者:刘浏
  1. honglvdengkongzhi

    0下载:
  2. 这是描述红绿灯控制的程序,不是太复杂,是很简单的一个程序。-This is described in traffic light control procedures, not too complicated, it is a very simple procedure.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:748
    • 提供者:老马
  1. vga_dis

    0下载:
  2. 3位的VGA驱动的verilog代码 值得学习 -3 of the VGA driver is worth learning verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:748
    • 提供者:cao
  1. prog-1-store-byte

    0下载:
  2. 8051 souce code to store byte in the memory.-8051 souce code to to store byte in the memory.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:748
    • 提供者:Parth Borda
  1. Median-Module

    0下载:
  2. Median Module VHDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:748
    • 提供者:thomz
  1. PHA

    0下载:
  2. Verilog编写的两路信号的相位测量相关内容,可计算两路信号的相位差,及当前频率-Verilog prepared by the two-way signal phase measurements related content, calculate the phase difference between two signals, and the current frequency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:748
    • 提供者:常艺
  1. generate语句的应用

    0下载:
  2. vhdl实验 计数器:generate语句的应用
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:747
    • 提供者:王天辉
  1. MECEditDocument

    0下载:
  2. 一个很好的基于单片机频率计的程序,希望对用的着的朋友有所帮助-A good frequency meter based on SCM procedures, hope to use a friend' s help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:747
    • 提供者:houhb
  1. sin

    0下载:
  2. 该模块产生以64个时钟为一个周期的正弦波。-The module is a 64 clock cycle of the sine wave.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:747
    • 提供者:刘西
  1. pwm_task_logic

    0下载:
  2. 脉冲宽度调节(pwm)的verilog源码-Pulse width modulation (pwm) the verilog source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:746
    • 提供者:李桃中
  1. LFSR

    0下载:
  2. Verilog code for an 8-bit LFSR
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:746
    • 提供者:baboy
« 1 2 ... .73 .74 .75 .76 .77 4178.79 .80 .81 .82 .83 ... 4322 »
搜珍网 www.dssz.com