CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .71 .72 .73 .74 .75 4176.77 .78 .79 .80 .81 ... 4323 »
  1. deng

    0下载:
  2. 一款非常基本的流水闪光灯的程序,供初学者学习使用
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-16
    • 文件大小:752byte
    • 提供者:符号
  1. multiplier

    0下载:
  2. 采用移位相加方法设计的串行乘法器,具有握手信号(输入启动信号,输出完成信号),采用状态机方法设计的源代码。-A serial multiplier with a handshake signals (input start signal, the output completion signal), designed by adder and shifter using a state machine.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:752byte
    • 提供者:
  1. NO3_ALU_IF

    0下载:
  2. alu_if bu vhdl using xlinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:752byte
    • 提供者:usef
  1. counter32

    0下载:
  2. 基于VHDL的方波产生代码,根据占空比的不同,输出不同方波-Based on square wave generated VHDL code, according to the different duty cycle, the output of different square-wave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:751byte
    • 提供者:sun
  1. qiangdaqi

    0下载:
  2. 一个关于抢答器的HDL设计,完整源代码 Vhdl编程,编译通过-A Responder on the HDL design, complete source code Vhdl programming, compile
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:751byte
    • 提供者:陈倩
  1. traffic-light

    0下载:
  2. Verilog based traffic light controller source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:751byte
    • 提供者:pravat
  1. lcd

    0下载:
  2. 本实验是用LCD1602显示英文 显示“HELLO WORLD!-This experiment is LCD1602 display in English Display "HELLO WORLD!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:751byte
    • 提供者:jame
  1. MotorControl

    0下载:
  2. This source code is used to control moto controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:751byte
    • 提供者:tunglinh
  1. key_test

    0下载:
  2. 采样按键输入,按20ms周期实现按键毛刺消除功能-Sampling key value, to achieve key-glitch elimination function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:751byte
    • 提供者:钟庆
  1. adconfig

    0下载:
  2. 一般AD模数转换器的VHDL配置程序,输出为14位串口输出,状态机实现的。-General AD ADC VHDL configuration program, the output is 14 serial output, the state machine implementation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:750byte
    • 提供者:黄建华
  1. regfiles

    0下载:
  2. 寄存器堆 32个寄存器,可实现数据写入和读出,regfiles 时钟控制-Register file 32 registers allow data writing and reading, regfiles clock control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:750byte
    • 提供者:Fanya
  1. FSM状态机verilog代码

    1下载:
  2. 能实现状态转换、移位功能的状态机,使用verilog代码编写,能通过modelsim编程实现。
  3. 所属分类:VHDL编程

« 1 2 ... .71 .72 .73 .74 .75 4176.77 .78 .79 .80 .81 ... 4323 »
搜珍网 www.dssz.com