CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .51 .52 .53 .54 .55 4256.57 .58 .59 .60 .61 ... 4323 »
  1. fir16_12_2m_hamming

    0下载:
  2. VHDL语言fir16_12_2m_hamming的描述 里面有详细的程序代码-fir16_12_2m_hamming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:621byte
    • 提供者:yang
  1. decrypt_controll

    0下载:
  2. controller for fast_aes128. Sends start and load pulses at a lower clock than main_clk.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:621byte
    • 提供者:safe_cpu
  1. det44

    0下载:
  2. calculation of 4-4 matrix deteminant VHDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:620byte
    • 提供者:m
  1. mux_casez

    0下载:
  2. 用verlog写的复用器,16选1 简单但很实用-Written with verlog multiplexer, 16 selected a simple but very useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:620byte
    • 提供者:xiaoxuebing
  1. fog_acc

    0下载:
  2. 都是介绍CAN总线的资料,费了好大劲搞到的,很不错,大家可以分享下-CAN bus data are introduced, and with great enthusiasm got, very good, we can share with
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:620byte
    • 提供者:peter
  1. fulladd4bit

    0下载:
  2. 這是全加器,名字為fulladd4bit.rar,功能為四位元的加法。-This is the full adder, the name of fulladd4bit.rar function is the addition of four bits.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:620byte
    • 提供者:MJ
  1. ram

    0下载:
  2. 基于VHDL的教学实验机ram芯片连续读写-RAM chip based on VHDL continuous read and write
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-14
    • 文件大小:620byte
    • 提供者:9999
  1. monoestable

    0下载:
  2. source code to rebote filter in vhdl languaje
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:619byte
    • 提供者:nyko
  1. adc8051

    0下载:
  2. 常用的TI8位ADC芯片AD8051的驱动程序,其他近似的驱动芯片也可以参考-Common TI8 bit ADC chip AD8051 driver, the driver of other similar chips can also refer to
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:619byte
    • 提供者:陈凡
  1. jiaotongdeng

    0下载:
  2. vhdl交通灯程序,根据需要设置黄色信号灯运行的时间,根据需要设置红色及绿色信号灯运行的时间-vhdl traffic light program, according to the need to set the yellow signal run time, according to the need to set the red and green signal lights running time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:619byte
    • 提供者:小李
  1. ripple_carry_adder

    0下载:
  2. 行波加法器,Verilog语言编写。行波加法器,Verilog语言编写-The line wave adder Verilog language. The line wave adder Verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-09
    • 文件大小:619byte
    • 提供者:周杰伦
  1. fsk_two1

    1下载:
  2. 基于verilog的2fsk解调的程序,调试通过,有需要可以下载来参考-The 2fsk demodulation based verilog program, debugging through, there is a need to download reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:619byte
    • 提供者:yangdong
« 1 2 ... .51 .52 .53 .54 .55 4256.57 .58 .59 .60 .61 ... 4323 »
搜珍网 www.dssz.com