CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .44 .45 .46 .47 .48 32749.50 .51 .52 .53 .54 ... 33645 »
  1. Taxi-Charging-VHDL

    1下载:
  2. 一个用VHDL写的出租车计价器例子,采用数码管显示,对里程和费用的显示计算。-Taximeter example, to write a VHDL digital display that displays the calculated mileage and expenses.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:709814
    • 提供者:yilin
  1. sdramtest

    1下载:
  2. vhdl语言编写读写三星SDRAM程序,包含读写控制程序,地址转化程序,测试模块程序-vhdl language, reading and writing the Samsung SDRAM program, contains the read and write control procedures address conversion program, the test module program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-10-06
    • 文件大小:7168
    • 提供者:bambod
  1. dpsk_3rd

    1下载:
  2. 2DPSK调制与解调。学生实验使用,包括信号源模块、时钟源生成模块、信号调制模块,信号解调模块。 其中包含了边沿触发下的阻塞语句。 编译环境:Q2 11.0,编译语言:verilog,仿真软件:moelsim altera -2DPSK modulation and demodulation. The student experiments, including the source module clock source generation module, signal modu
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-27
    • 文件大小:252564
    • 提供者:韩业实
  1. bianma

    1下载:
  2. 用verilog编写的实现相位选择的DQPSK调制-Written in verilog DQPSK modulation phase selection
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-01-16
    • 文件大小:1024
    • 提供者:曾俊
  1. inout-vhdl

    1下载:
  2. c p u 读inout 端口的vhdl 程序-Read inout port vhdl program
  3. 所属分类:VHDL编程

    • 发布日期:2013-10-07
    • 文件大小:746
    • 提供者:可新迪
  1. jiaotongdeng

    1下载:
  2. 简易的交通灯程序,适用于刚接触VHDL的人学习,易懂好学。-Simple traffic light program, for people new to VHDL to learn, easy to understand studious.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:367616
    • 提供者:殷秀娟
  1. prbs

    1下载:
  2. verilog 格式的prbs数据。可以用于对发射机和接收机的误码率的测试-verilog format prbs data. Can be used for the testing of the transmitter and receiver BER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:1221
    • 提供者:lexie
  1. myfir

    1下载:
  2. verilog编写的16阶升余弦滤波器 采用直接型结构实现 对方波进行滤波 输出波形 含testbench文件-order raised cosine filter verilog written 16 direct-type structure to achieve the other wave filtering the output waveform containing testbench file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:908
    • 提供者:yangyang
  1. System-Verilog-and-HDL-skills

    1下载:
  2. 这个教程讲了如何用SystemVerilog写一个CPU,这个教程是和视频专辑http://i.youku.com/u/UMTExNzExOTgw/videos一起使用的,而且里面讲了一些FPGA的逻辑设计技巧-This tutorial about how to use SystemVerilog write a CPU, this tutorial is used in conjunction with, and the video album http://i.youku.com/u/UM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:3183976
    • 提供者:易瑜
  1. ft2232h_rollback

    1下载:
  2. FT2232H芯片usb循环读写 verilog 实现, 使用时pll可注释掉-FT2232H the chips usb cycle read and write verilog achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1024
    • 提供者:123
  1. eetop[1].cn_axibusregslice

    1下载:
  2. axi总线读写通道插入一级寄存器模块verilog源码,已验证- a slave interface is simple to achieve, need to look at
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:2026
    • 提供者:林启明
  1. uvm-1.1d.tar

    1下载:
  2. UVM World 官方发布的UVM(通用验证方法学)的源代码,基于SystemVerilog,用于ASIC Verification。2013-03最新发布版本uvm-1.1d.tar.gz-The UVM World official release of the source code of the UVM (Universal Verification Methodology), based on SystemVerilog for ASIC Verification. 2013-03
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-09
    • 文件大小:3214600
    • 提供者:吴杉
« 1 2 ... .44 .45 .46 .47 .48 32749.50 .51 .52 .53 .54 ... 33645 »
搜珍网 www.dssz.com