CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .32 .33 .34 .35 .36 4237.38 .39 .40 .41 .42 ... 4322 »
  1. divider16

    1下载:
  2. 16位小数除法器verilog源码,可综合的,已经仿真过。-16bit fractional numeral divider verilog source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:652
    • 提供者:maxwellqq
  1. 1

    0下载:
  2. 多功能波形发生器 方波(占空比可调) 三角波 -Multi-function waveform generator square wave (variable duty cycle) triangular wave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:652
    • 提供者:wanghua
  1. cic_intp_64_four

    0下载:
  2. 4阶CIC内插滤波器,内插系数64,Verilog版本,数字下变频-4-order interpolating CIC filter interpolation factor of 64, Verilog version of the digital down-conversion
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:652
    • 提供者:王刚
  1. FPGA_LPM_ROM

    0下载:
  2. 高速da转换器,舒心频率200mhsz,低噪声转换器。-High-speed da converter, comfortable frequency 200mhsz, low-noise converter.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:652
    • 提供者:jiaqing
  1. pwm_led

    0下载:
  2. 脉冲宽度调制(PWM),是英文“Pulse Width Modulation”的缩写,简称脉宽调制,是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术,广泛应用在从测量、通信到功率控制与变换的许多领域中。 随着电子技术的发展,出现了多种PWM技术,其中包括:相电压控制PWM、脉宽PWM法、随机PWM、SPWM法、线电压控制PWM等 本程序是利用PWM进行DA转换控制 -Pulse width modulation (PWM), the abbreviation of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:652
    • 提供者:wql
  1. sdf_patch

    0下载:
  2. sdf patch for some asyn circuit for post simulation-sdf patch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:651
    • 提供者:yoarst
  1. ram16x8dualport

    0下载:
  2. A basic dualport ram
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:651
    • 提供者:Amal
  1. QAM

    0下载:
  2. QAM code for project VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:651
    • 提供者:ammar
  1. Interupt-and-ADC-PWM

    0下载:
  2. use interupt and ADC PWM mudule at ATMega 8535 to control light of led
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:651
    • 提供者:agitaprasetyo
  1. reg_bank

    0下载:
  2. A register bank with the function of output=input when enable is true. Also having a reset function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-28
    • 文件大小:651
    • 提供者:cry
  1. m_4_generater

    0下载:
  2. m序列发生器,verilog hdl语言 ,4位-m-sequence generator, verilog hdl language 4
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:651
    • 提供者:马俊汉
  1. hilbert_m

    1下载:
  2. 基于FPGA的希尔伯特变化的verilog代码-Hilbert change verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:651
    • 提供者:pingfulong
« 1 2 ... .32 .33 .34 .35 .36 4237.38 .39 .40 .41 .42 ... 4322 »
搜珍网 www.dssz.com