CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... 89 90 91 92 93 9495 96 97 98 99 ... 4322 »
  1. VrRAM

    0下载:
  2. 一个简单的RAM设计,包含内容不多,是一个RAM的精简体,可做学习之用-A simple RAM design, including the content much, the essence of RAM is a simplified, to do with learning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:664
    • 提供者:戴连鹏
  1. N_Separate-frequency-device

    0下载:
  2. 可以输入0到2的5次方的任意分频的分频器-Separate frequency device
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:664
    • 提供者:郑晔桦
  1. blockdram

    0下载:
  2. vhdl code for cyclic block
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:664
    • 提供者:pandiyan
  1. led

    0下载:
  2. ALTERA公司的FPGA开发板的流水灯显示VHDL程序-LED DISPIAY
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:664
    • 提供者:周慧
  1. enc

    0下载:
  2. Encoder vhdl code basic implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:664
    • 提供者:Rishabh Bansal
  1. vga

    0下载:
  2. 直接驱动液晶显示器小程序,不通过DA转换,类似点阵操作-Direct drive LCD display applet, not through the DA converter, similar lattice operations
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:664
    • 提供者:louwuxin
  1. divider

    0下载:
  2. FPGA 循环拼接除法 循环拼接除法-FPGA Loop stitching DivisionLoop stitching Division
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:664
    • 提供者:段于
  1. QPSK_VHDL

    0下载:
  2. VHDL语言的QPSK调制示范源码。很有参考价值-VHDL language QPSK modulation source model. Useful reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:665
    • 提供者:Kevin
  1. wait_data

    0下载:
  2. module to wait data on DAT line SDIO mode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:665
    • 提供者:kantengri
  1. Half

    0下载:
  2. 半整数分频,可以分出x.5的频率,大家请自行研究其他频率。-Half-integer frequency, the frequency may be distinguished x.5, we requested to look into other frequencies.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:665
    • 提供者:江山
  1. randomizer

    0下载:
  2. randomizer for wi max pys
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:665
    • 提供者:beshoy
  1. bcd

    0下载:
  2. 4位二进制数转BCD码,由拨码键盘输入,结果由数码管显示-BCD 4-bit binary code switch from dial code keyboard input, the results from the digital display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:665
    • 提供者:riversky
« 1 2 ... 89 90 91 92 93 9495 96 97 98 99 ... 4322 »
搜珍网 www.dssz.com